なぜインテルの22nm技術が重要なのか

インテルが今日のプレスイベントで、世界で最も先進的な製造ロジックのプロセスである22nmテクノロジを発表したという事実は、ほとんど驚くべきことではありません。インテルのテクノロジーの進歩は時計のように続く。しかし、非常に驚​​くべきことは、インテルがどのようにそこに到達したかです。インテルが今年後半に22nmで導入するトリゲートと呼ばれる3次元トランジスタは、1950年代の発明以来の集積回路の基礎となっている基本的な平面トランジスタからの脱却です。

iPhone、再販のためにあなたのiPhoneを安全に拭く方法、ハードウェア、その道のりで何かを破壊するUSB​​スティックを買うことができるようになりました;エンタープライズソフトウェア、Sweet SUSE! HPEがLinuxディストリビューションに突入

インテルは、この新しい22nm技術を使用して、今年下半期に大量生産され、2012年初頭からPCとサーバーで利用可能なIvy Bridgeプロセッサを製造する予定です.Ivy Bridgeが実用的であることを示すために、デュアルコアプロセッサを搭載したサーバー、ドライビングゲームを実行するデスクトップ、1080pビデオを再生するラップトップなどのシステムが含まれます。インテルは、22nmトライゲート・トランジスタは、Sandy Bridgeチップで使用されている32nmプレーナ・トランジスタよりも37%優れた性能を発揮すると述べています。また、サンディ・ブリッジの電力の半分を使用しながら、同じレベルの性能を提供するために、インテルはトライ・ゲート・トランジスタを調整することができます。 22nm技術はIvy BridgeでCPU性能を向上させるが、Intel Architecture Groupのバイスプレジデント兼ゼネラルマネージャであるDadi Perlmutterは、Ivy Bridgeのグラフィックスとメディア処理能力に大きな違いをもたらすことを示唆した。

(インテルは、22nmテクノロジに関する豊富な背景資料を掲載しています。)

この移行は、業界の残りの部分が45nm / 40nmから32nm / 28nmに移行しているために発生します。 3年後に競合他社が引き続きキャッチアップを続けているhigh-k材料とメタルゲート(HKMG)の導入のように、3連ゲートへの移行はAMDよりも先にインテルの年を推進することができます。また、トライゲートを搭載した22nmテクノロジは高密度であるだけでなく、消費電力も低くなるため、モバイルデバイスではうまくいくはずです。これは、クアルコム、サムスン、テキサスインスツルメンツなどのARMベースのアプリケーションプロセッサを設計する企業とNvidia。インテルの22nmプロセス技術を使用したSOC(System-On-Chip)が後に登場する予定ですが、アトムは加速しており、次世代の新しいPCプロセッサと同時期にリリースされる予定です。

今日の集積回路の大部分は、スイッチ(ゲート電極)がオン/オフされたときに電子の流れを伝導するシリコンチャネルがシリコンベースまたは基板上に平坦になるプレーナトランジスタを使用して構築される。何十年もの間、業界はこれらのトランジスタの機能を連続的に縮小することができ、ムーアの法則として知られている新世代のプロセス技術によって、シリコンの特定の領域に多くの要素を集積しました。しかし、2004年にIntelが導入した90nm前後から、この業界はロードブロッキングを打ちました。特定の要素が小さくなり、トランジスタのスイッチングを制御するゲートが電流を漏らし始め、電力問題が発生しました。その解決策は、Intelが2008年初めにIntelが45nmプロセッサーに導入したHKMGのレシピでした。これによりIntelは、性能を犠牲にすることなくゲートリークを制御するために、より厚い絶縁層を使用することができました。

これまでのポリシリコンオキシナイトライドゲートを使用して32nm / 28nmチップを構築することが可能です。ほとんどの半導体ファウンドリがこれを提供しますが、HKMGの利点は非常に重要であり、残りの業界はそれに従います。 AMDのLlanoプロセッサは、現在出荷されており、6月からデスクトップとラップトップに登場する予定で、32nm HKMGプロセスを使用してGlobalFoundriesによって製造されています。世界最大の半導体ファウンドリであるTSMCは、今年後半に28nmのHKMGプロセスを使用してチップの量産を開始し、2012年の初めにそのノードでGlobalFoundriesを導入する予定です。

しかし、チップ設計者がトランジスタを32nm以上に拡大するにつれて、その機能は非常に小さくなり始め、より静電的な問題が生じます。換言すれば、トランジスタのスイッチングを適切に制御することは困難である。これに対する1つの解決法は、3次元または非平面のトランジスタ構造である。業界のほとんどは、FinFET(電界効果トランジスタ)と呼ばれています。これは、導電チャネルが両側にゲートを持つフィンのように基板から突き出ているためです(ダブルゲート)。 FinFETの問題点は、比較的薄くて背の高いフィンが必要であり、製造が難しいことです。小規模なオフィスビルに対して超高層ビルを建てるように考えてください(ただし、人間の髪の毛の幅にはおそらく5,000の「超高層ビル」に合わせることができます)。インテルは、FinFETに違った魅力を持っています。トライゲートは、3つの側面のチャネルを囲むので、構築が容易な短く広いフィンを効果的に制御することができますが、試作したプレーナ型トランジスタよりもさらに困難です。 (理想的なトランジスタは、小さなシリコンナノワイヤの周りに包まれたゲートを持ちますが、今日の技術を使用して製造することは不可能です)。

世界のマイクロプロセッサーの80%以上を提供する場合、まったく新しい技術でサイコロを転がすだけではありません。 HKMGのように、トライゲートは長い間働いてきました。インテルは、2002年に、シングルゲート(プレーナ)やダブルゲート(FinFET)など、完全に空乏化したものよりもトリ・ゲートを製造する方が簡単な理由を示すプレゼンテーションを行いました。インテルは、2004年にトリガーゲートが静電容量を改善し、32nm以上のトランジスタのスケーリングを拡張できることを示しました。そして、2006年までに、同社は、HKMGや歪みシリコンなどの他の主要技術と組み合わせて、同じノード(当時は65nm)上のプレーナ・トランジスタよりも高性能で低消費電力の回路を作り出す方法を検討していました。

3ゲートトランジスタを導入することで、ムーアの法則が継続されます。インテルは、このトリ・ゲート構造は、22nmだけでなく、2013年後半に生産を予定している14nm技術でも機能するとしている。さらに重要なことは、インテルの顧客は、ラップトップだけでなく、スマートフォンからサーバーパフォーマンスが大幅に向上し、消費電力が少ない大規模なデータセンターでは、

その間、インテルの競合他社は、28nm以降の厳しい選択肢があります。それらは、ET-SOI(Extremely Thin-Silicon On Insulator)として知られるエキゾチックな基板上に平坦なトランジスタ構造を張り付けることができるが、これらのウエハは製造が困難である。インテルはET-SOIが製造コストに10%を追加する一方で、トライゲートアプローチは完成したウエハのコストに2〜3%を追加すると述べた。または、ファウンドリは、14nmから始まる3Dダブルまたはトリゲート構造に切り替えることを選択することができる。これらのどれも簡単ではありません。さらに、インテルは、そのプロセッサ設計に特化して最適化された1つのテクノロジを作成するという贅沢さを持っています。ファウンドリは、プログラマブル・ロジック(アルテラ、ザイリンクス)からグラフィックス・プロセッサ(AMDおよびNvidia)、モバイル・プロセッサおよびワイヤレス・ベースバンド(クアルコム、Broadcomなど)まで、すべてのテクノロジを処理するプロセス・テクノロジを必要としています。インテルのシニアフェロー、マーク・ボーアは、アイビー・ブリッジがインテルに3年先の競争を勝ち取ると述べたが、今後数年間にリードを上げる可能性があると主張できるこれらの要因をすべて見ている。

Appleが新しいiPhoneをリリースしたときのAndroidの所有者の行動

あなたのiPhoneを安全に拭いて再販する方法

今、あなたはその道で何かを破壊するUSB​​スティックを買うことができます

甘いSUSE! HPEがLinuxディストリビューションに突入